硬件中大整数乘法器的权衡

这是一个理论上的问题,我真的不经常工厂或任何东西;-)

对于小N,N-by-N乘法器可以实现为深度log(N)的3对2加法器树和N ^ 2门 – 让我们忽略Booth编码等.这是超快的,但需要不合理的硬件数量.

这个门数很快就会变得不合理(以及接线).但是kN-by-kN通过k ^ 2 2N位部分产品的软件乘法并将它们加在一起将会非常缓慢.

我的问题是 – 在N ^ 2门变得太多(用于门和布线)之后,我们对中等N的非常快速的硬件辅助乘法有什么权衡,但我们仍然希望比纯软件更好.

我可以想象这会出现很多自定义加密芯片,但我只是好奇.

功率,如瓦特.每个晶体管需要一定量的能量来切换,并且晶体管的数量随着字深度的增加而增加.减小晶体管尺寸有所帮助,但并没有阻止技术的进步(和消费者的需求).
相关文章
相关标签/搜索